Вычислительные системы и микропроцессорная техника (WinWord&Excel&Visio) [Курсовая]

---

запомнить в избранное   искать в этом разделе

---

ВНИМАНИЕ !!! Это сокращенная версия файла. Предназначена она только для того, чтобы вы могли предварительно ознакомиться с документом, перед тем как его скачать. Здесь нет картинок, не сохранен формат, шрифт, размеры и положение на странице.
Чтобы скачать полную версию, нажмите ссылки которые находятся чуть-чуть ниже (Info File Mail)

---

Info File Mail

Файл относится к разделу:
РАДИОЭЛЕКТРОHИКА, КОМПЬЮТЕРЫ И ПЕРИФЕРИЙHЫЕ УСТРОЙСТВА

---

3. РЕГИСТРОВАЯ РЕАЛИЗАЦИЯ УСТРОЙСТВА.
Комбинационная реализация устройства, построенная на основе операционного синтеза, обладая (по сравнению со схемой на РПЗУ) лучшим быстродействием, обладает недостатком - объем устройства растет пропорционально длине входного кода.
За основу построения регистрового варианта устройства положим идею преобразования входного параллельного кода в последовательный с последующим преобразованием последовательного кода в выходной параллельный. Такое преобразование должно начинаться с момента прихода входного кода и сигнала СТРОБ и заканчиваться наступлением момента отсутствия во входном коде единичных значений с генерацией импульса считывания УСЧИТ. Задача преобразования распадается на две подзадачи: преобразование входного параллельного кода в последовательный и получение выходного параллельного позиционного кода по последовательному.
Первую задачу можно решать двумя путями: использовать мультиплексор или сдвиговый регистр. Для первого варианта входной код надо фиксировать на все время преобразования. Для второго варианта достаточно выставить входной код на время сигнала СТРОБ.
Для выполнения второй задачи целесообразно формировать признак очищения входного регистра от единиц. Само формирование выходного кода можно выполнять на сдвиговом регистре. Появление каждой единицы во входном коде будет приводить к сдвигу в выходном регистре с последовательным вводом в него нуля. Такое построение позволяет ускорить процесс обработки, поскольку последние нули во входном коде преобразованию не подвергаются.
3.1. РАЗРАБОТКА БЛОК-СХЕМЫ АЛГОРИТМА И СОСТАВЛЕНИЕ ОПЕРАЦИОННОГО ОПИСАНИЯ.
Блок-схема алгоритма по выбранному варианту изображена на рис. 3.1. Соответствующее этой блок-схеме операционное описание синтезируемого устройства представлено на рис. 3. 2. Сигналы УЗВХ и УЗВЫ эквивалентны и их можно заменить сигналом УЗАП. Проверку на ноль регистра РГВХ можно осуществить с помощью операции ИЛИ-НЕ. Текст микропрограммы, учитывающей вышесказанное, п

• подписаться на рассылку. • добавить в избранное. • нашли ошибки ?

Это место